- Apollo 2 Switch admite Gen 6.2 y CXL 3.1 dentro de un solo chip híbrido
- Xconn quiere redefinir los límites de ancho de banda, pero los resultados del mundo real permanecen completamente no probados
- Intel y XConn están colaborando para probar la compatibilidad de la pila completa en los ecosistemas basados en PCIe
XConn Technologies se está preparando para demostrar lo que describe como una solución PCIe Gen 6.2 y CXL 3.1 completamente integrada de extremo a extremo en el próximo evento futuro de memoria y almacenamiento (FMS25).
La compañía está posicionando el lanzamiento como un paso crítico para satisfacer las necesidades de desempeño de las cargas de trabajo de IA y Data Center.
Sin embargo, como con cualquier demostración de tecnología en etapa inicial, la escalabilidad y confiabilidad del mundo real aún son preguntas abiertas.
Interruptor híbrido con flexibilidad teórica
El interruptor Apollo 2 de la compañía será el núcleo de esta presentación, comercializado como el primer interruptor híbrido de la industria para admitir tanto PCIe Gen 6.2 y CXL 3.1 dentro de un solo chip, se dice que simplifica los diseños de interconexión y mejora la escalabilidad.
“Xconn está entusiasmado de llevar al mercado PCIe Gen 6.2 y conmutadores CXL 3.1, con muestras disponibles”, dijo Gerry Fan, CEO de Xconn Technologies.
“A medida que la industria se acelera hacia arquitecturas más centradas en la memoria e intensivas en el rendimiento, nuestro compromiso es empoderar a los clientes con la mejor clase”.
Estos beneficios tienen como objetivo reducir la complejidad en los centros de datos al tiempo que permiten una flexibilidad arquitectónica más amplia.
Aunque técnicamente prometedora, la ventaja real de dicha integración dependerá de los resultados de rendimiento bajo cargas de trabajo de grado de producción.
La colaboración de Xconn con Intel También se está posicionando como un desarrollo importante, ya que según el compañero senior de Intel Ronak Singhal, la asociación ayudará a garantizar que tanto los componentes de software como de hardware interactúen sin problemas, ofreciendo “soluciones robustas de extremo a extremo”.
Las compañías esperan este esfuerzo para fomentar un entorno interoperable para las tecnologías PCIe y CXL.
Aún así, las experiencias pasadas en la industria sugieren que la validación exitosa a menudo lleva tiempo y más de un ciclo de demostración.
La próxima demostración mostrará un conmutación de baja latencia y alto ancho de banda, destacando la preparación de la infraestructura para aplicaciones como capacitación en modelos AI/ML, computación en la nube e infraestructura compuesta.
Según los informes, el stand de XConn contará con una configuración totalmente basada en estándares, pero hasta que se publiquen los puntos de referencia, es difícil determinar cuánta mejora pueden esperar los usuarios en comparación con las implementaciones existentes de PCIE Gen 5.
XCONN también se ha asociado con SCALEFLUX para mejorar la interoperabilidad CXL 3.1 para la IA y la infraestructura de la nube.
Si bien esto indica impulso, no confirma qué tan bien se integra la solución con los tipos de cargas de trabajo que actualmente estresan las arquitecturas de hoy.
Las implicaciones para el almacenamiento de alta velocidad son significativas si la tecnología se entrega.
Con creciente demanda de la SSD más grande capacidades y el SSD más rápido Rendimiento, PCIe Gen 6 podría admitir transferencias de datos más rápidas entre dispositivos de almacenamiento y unidades de procesamiento.
Aún así, estas ganancias teóricas deben templarse con escepticismo hasta que los datos de campo confirman el impacto.
La demostración de Xconn bien puede marcar el comienzo del próximo capítulo en AI Hardware. Pero por ahora, sigue siendo una vista previa, no un punto de prueba.
A través de TechPowerUp
